每平方毫米1000纳法，这个数字刚公布时，不少做板级电源的工程师第一反应是量级标错了。但江城实验室确实把三维多层片上电容跑通了。以前搭AI芯片供电，算力一拉满，电压瞬间就往下掉，主板外围得密密麻麻焊一堆去耦电容去补，既占PCB面积，长导线还把响应速度拖垮。现在直接把电容叠层做进硅基板里，供电回路缩短到几十微米。纳秒级的电流尖峰刚冒头，就近的电容直接把它吃掉。对跑大模型的GPU来说，这等于给供电网络换了条直达高速路。 咱们调模型时别光盯着算力峰值看，瞬态电流的抖动才是真瓶颈。三维片上电容落地，意味着供电架构得从板级往芯片内部收缩。开发者现在就得把底层电容特性写进功耗评估表里，先拿试产板的供电参数跑一遍推理压力测试，把电压跌落阈值和任务调度周期对齐。硬件底座变了，软件策略不跟着改，迟早得在量产节点吃闷亏。先摸清你手头的芯片封装规格，把瞬态响应预算留足，再往下写调度代码。 密度数据只是起点，物理布局才是压住抖动的关键。电流在导线里跑，距离一长，寄生电感立马教做人。以前板级去耦电容离核心几十毫米，纳秒级的计算单元一开关，电压还没等电容把电荷送过去，就已经跌出安全线了。现在把电容直接压在硅基板底下，供电环路缩到微米级。寄生电感砍掉大半，纳秒级电流尖峰刚露头，本地储能直接把坑填平。 调AI芯片供电，别总指望后期靠软件限频兜底。布局变了，你的功耗模型就得跟着改。先拿封装厂的寄生参数跑一次频域阻抗扫描，确认目标频段内的回路阻抗是不是真压低了。硬件底子摸清后，把模型推理的访存段和计算段拆开，按纳秒级供电恢复周期重新切分任务块。跑压力测试时，眼睛盯着核心供电轨的纹波看，别光报个平均功耗。纹波一过界，降频指令立刻触发，推理帧率直接断崖。 把储能单元贴到基板里，等于把缓冲池搬进了机房。开发者现在要做的，是把瞬态响应曲线写进调度器，让模型负载跟着供电能力走。硬件已经把路铺平，软件别还在原地踩刹车。先去拉一份最新的封装寄生参数表，把阻抗仿真跑通，再动你的推理框架代码。 电流响应压住了，接下来得看这技术怎么落到不同架构的芯片上。国产算力阵营里，CPU和GPU对片上电容的胃口完全不一样，适配路径得拆开走。CPU跑的是高频逻辑运算，门电路切换密集，供电网络得扛住持续的高频纹波。以前靠主板VRM和一堆外围电容硬顶，现在片上储能直接贴在基板里，调优重心得转到电源管理固件上。上手先核对封装文档里的有效串联电阻（ESR）曲线，把电压调节环路的响应带宽往高频段拉。参数对齐后，动态调频才不会把瞬态补偿吃空。 GPU和AI加速器走的是另一条路。大模型推理一启动，成千上万个计算核心同时翻转，电流是阶梯式往上窜的。这时候片上电容拼的不是总容量，是瞬间放电速度。软件调度不能再按传统时钟周期平均分发算力，得把计算图里的访存段和纯计算段错开跑。实操时，把注意力层和全连接层的权重加载拆成微批次，配合硅基板电容的充放电周期做流水线。实测跑一遍，核心电压能稳住不触发降频，推理帧率就稳了。 适配这条路没有万能模板，得顺着硬件底座改代码习惯。先把目标芯片的瞬态电流规格书摊开，对比片上电容的峰值放电能力，算清楚单次推理任务的最大功耗缺口。编译器层面把热点算子绑到供电恢复最快的物理核心簇上，别全堆在一个电压域里。跑通基准测试后，盯着电压轨的跌落曲线微调任务切分阈值。硬件已经把缓冲池搬到位，软件策略得跟着电流节奏走。去拉一份最新流片版的供电时序图，把功耗验证脚本跑起来，模型调度逻辑现在就改。 工艺走到流片试产，仿真数据就该让位给实测了。以前验证功耗靠跑仿真模型和板级探针，现在电容进了硅基板，供电环路缩到微米级，传统测试手段根本抓不到纳秒级的电压塌陷。开发者得赶紧搭一套能看清瞬态电流的验证环境。先备一台带宽至少1GHz的示波器，配上高频电流探头，直接贴在试产板的供电引脚上。别嫌麻烦，测试线多绕一圈，测出来的纹波就是另一回事。 硬件接好，软件脚本得跟着上。把常用的推理负载按访存密集和计算密集拆成两组，轮流灌进芯片。跑的时候盯着电源管理模块的寄存器读电压跌落值，同时把示波器抓的瞬态波形和模型帧率做时间轴对齐。三维电容的放电特性是固定的，但你的任务调度节奏是活的。发现核心电压一掉就触发降频，说明算力分发周期没踩准供电恢复窗口。这时候别急着改模型结构，先去调度器里调微批次的切分粒度。 试产板就是拿来折腾的，别等封装定型才看功耗报告。把验证脚本跑成自动化流水线，每次代码提交都自动触发一轮瞬态压力测试。电容密度上去了，供电底座确实硬了，但软件要是还按老路子平均分配算力，再大的储能也扛不住瞬时抽水。先去实验室借台高带宽探头，把实测数据跟仿真曲线叠在一起看，差值超过百分之五就立刻回查任务切分逻辑。硬件已经把缓冲池塞进基板，你的验证环境得能看清每一滴水是怎么流的，现在就去把测试台架搭起来。 测试台架搭好了，别光盯着示波器看热闹。封装厂还没大规模铺开，你的模型能耗账本就得先算清楚。能耗边界不是看整机平均功率，而是算模型在单步推理里，供电网络能扛住的最大瞬时电流红线。以前做优化习惯跑静态报告，拿平均瓦数填散热预算。现在供电环路缩进硅基板，瞬态放电能力上去了，平均功耗的参考意义直线下降。真正卡脖子的是特定时间窗里的瞬时抽水速率。 摸清边界得按顺序拆解。先拿分析工具把模型按算子粒度跑一遍，注意力机制加载权重、矩阵乘法、激活计算，每一段的电流特征都不一样。把测到的峰值电流和持续时间记下来，这就是你模型的原始能耗画像。拿这份数据去对片上电容的放电能力曲线，重叠度超过安全线的段落，就是必须动刀的地方。接着调整调度策略，把高电流算子错开执行，或者把微批次切得更碎，让电流峰值分散到电容的充电恢复周期里。 别指望等芯片量产了再让编译器自动兜底。现在的任务调度器根本不懂硅基板底下的充放电节奏。跑压力测试时，眼睛盯住触发降频的临界点，把那个点的功耗数据锁死。这个数值就是你当前模型的安全边界。硬件底座升级是板上钉钉的事，软件策略跟不上才是真风险。趁试产板还在实验室，把这条边界写进部署规范里。现在就跑一轮瞬态扫描，把任务切分阈值定死，别等板卡发到机房才发现推理帧率上不去。